积体电路的晶圆制造工程，在西元2000年以后从0.13 μm步入90 nm、65 nm、45 nm、32 nm，一路以来的闸极尺寸缩小和金属导线材料由Al转为Cu，可以有效的提高元件运作速度和晶片效能；但是进一步缩小制程技术到28 nm和20 nm，闸极介电层材料的改变带来了更好的电性功能表现，取代了传统的复晶闸极（Poly -Si Gate）和金属矽化物闸极（Metal Salicide Gate），演变成高介电常数的金属闸极（High-K Metal Gate），这类金属闸极和高介电常数的绝缘氧化物都是多元素交错沉积的层状结构，其中每层材料的厚度极薄，通常都在1-2 nm以下，因此在层状厚度、介面平整度和成份鉴定上变成极度困难，挑战各种分析技术解析度的极限。
另外场效电晶体也由二维的进入到三维的结构，以控制元件漏电及增大启动时的电流。下图以目前市售的22 nm和40 nm IC为例，展示典型的平面式HKMG及鳍式场效电晶体的结构分析的实例。
市售IC的橫截面TEM影像 (a) 40 nm 平面式HKMG (b) 电晶体的EDX线扫描成份分析 (c) 后段 (BEOL) 金属导线与介电层 (d) 后段的各金属层和其间介电层的EDX线扫描成份分析 (e) Intel 22 nm FinFET，使用HKMG制程 |
