硅光子技术促进先进高效能计算

硅光子技术促进先进高效能计算

李佩雯 教授团队

阳明交通大学 电子研究所

-

遍及全球的数据中心以及现正当红的人工智能应用产品(如:ChatGPT、DeepSeek等)无不迫切地需要高效率又节能的硬件(含:处理器芯片以及电路系统)来处理与运算巨量数据。然而，市售的商业核心处理器如: CPU、GPU等的效能(亦即，每单位能量可以执行的运算数量(computations per Joule))早在2010年代中期就已经趋于饱和，一直无法再进一步推进。这是因为长久以来沿用的摩尔定律已经捉襟见轴，单纯地微缩晶体管的特征长度与技术节点已无法同时兼顾运算效率与能耗。短沟道效应造成晶体管的漏电流(能耗)剧增。此外，为了增加电子组件的堆积密度，极力缩小金属线口径以与超长距离的金属布线等电连结(electrical interconnect)更是造成耗能、速度延迟的主要技瓶颈。虽然使用多核心处理器可以提升整体运算系统的性能，但是处理器系统内电路板-电路板(board-to-board)、芯片-芯片(chip-to-chip)之间依然是以电缆或是金属线连结之。多核心处理器的数量愈多，接口使用的电连结就愈频繁复杂，对于提升运算系统的整体效能而言，反而更是大打折扣。

近年来，硅光子技术俨然成为促进高效、节能运算系统的最佳助手(booster)。若能运用光讯号所拥有快速、零耗能传递的理想特性，以”光连接(optical interconnect)”辅助或是替代”电连接”，应可突破或是改善电荷讯号传递延迟与耗能的窘境。目前数据中心已经使用第一世代的硅光子技术，取代电路板-电路板接口的电缆连结。使用所谓的插拔式(pluggable)光收发模块，以光纤进行光讯号的传输后，再转成电讯号以金属线传输进入交换器。这种光纤与金属电线并存的传输路径，虽然有效地缩减电缆线的使用量或是长度，但是仍然面临金属线产生的”热”以及电讯号强度衰退的问题。因此处理器芯片系统厂商，如：辉达(NVIDIA)、超威半导体(AMD)、高通(Qualcomm)等纷纷向芯片制造厂商(如：英特尔(intel)、台积电(tsmc)、三星(Samsung)、 格罗方德(GlobalFoundries)等)提出第二世代或是2.5世代硅光子共封装光学模块(Co-packaged optics, CPO)的技术支持。亦即，将原先散落在印刷电路板(PCB)各处的光电模块(如光接收器、光波导、光调变器、电流电压放大器、驱动IC、交换器等元组件)，以共封装的方式整合到单一硅芯片上。如此一来，可大幅减少电线连结的使用量，达成提升指令周期、带宽、与降低功耗的功效。

2024年十二月于旧金山举行的IEDM国际会议中，台积电针对数据中心的应用场域，宣布推出新型的先进硅光子与封装技术–「紧凑通用光子引擎(COmpact Universal Photonic Engine, COUPE)」。^[1–4]已备妥个别光学组件(锗光侦测器、微型环光调制器、氮化硅/硅光波导、连结外部光纤的光栅耦合(Grating Coupler)和边缘耦合(Edge Coupler)、温度传感器等)的工艺设计套件(process design kit, PDK)，可供芯片设计厂商设计使用。台积电发表数篇硅光子引擎的论文，展示以CoWoS(Chip-on-Wafer-on-Substrate)封装技术整合电子集成电路芯片与硅光子电路芯片。台积电预期于2025年正式推出在PCB上共封装的插拔式(pluggable)光收发模块，2026年再推出在基板(substrate)上平面(planar)整合光子集成电路与电子集成电路以及在中介层(interposer)上堆栈(vertically-stacking)整合光子集成电路与电子集成电路。

虽然使用先进、强健的CMOS制程技术已成功地制作许多先进的电子处理器与集成电路系统，但是在硅平台上实践可垂直堆栈整合的硅光子-电子集成电路，并非易事。首先，光子集成电路中光学组件(如: 半导体激光、光侦测器、光调变器、尤其是光波导等)的几何尺寸(如:特征长度或是薄膜厚度约次毫米(sub-mm)或是毫米(mm)等级，这主要是取决于传输光的波长)都远远大于电子集成电路中电子组件(如:晶体管、电容…)的几何大小。再者，光学组件之间的连结着重于光耦合(coupling)。为了降低光耦合耗损(coupling loss)，耦合面积或是耦合长度通常需要大于毫米平方(mm²)或是毫米(mm)以上，这几乎是电子组件电接触连结(electrical contact)的百倍甚至千倍以上。然而，为了减少光散射以及传输损耗，光学组件的侧壁平坦度(sidewall roughness)必须是在纳米级别(nm-scale)。这对于电子组件而言，侧壁平坦度纳米级别的要求反倒不常见。为了实现硅光子技术，芯片制造厂商如格罗方德的前身IBM在2000年初期(或是更早)即已开始研发硅光子技术，于2008年正式率先提出硅光子光连结的概念与原型。英特尔与加州大学圣塔芭芭拉分校(UCSB)、史丹福大学(Stanford Univ)、麻省理工学院(MIT)长期合作，也策略布署且深根硅光子光连结技术多年。除了针对个别光学组件所需的单晶薄膜外延成长、结构设计以及光学性能等研发出优化的工艺与开发光子设计自动化(photonic design automation, PDA)软件之外，更进一步开发主动光学组件与光波导的耦合设计与工艺整合，甚至已展示光学集成电路与系统(如:高密度分波多任务光纤骨干传输系统)。目前，英特尔的硅光子前沿技术应该居芯片制造业界领先的地位。目前，硅光子芯片已融入数据中心(data center)、5G通讯等技术范畴，开启了巨大的商机。Google、Apple、Meta、Amazon和Microsoft等公司也积极地开发高效率的硅光连接芯片技术，建置短距离数据中心内部(850nm雷射与多模光纤)以及长距离数据中心之间(1310nm激光与单模光纤)的光连结。其他的欧美公司与研究机构，如: Cisco、STM以及IMEC、AIM Photonics、IME等，也早已进行硅光子积体光路与CMOS集成电路整合的技术布局，期盼更进一步提升芯片上(on-chip)讯号处理的速度与带宽。

虽然现在晶圆制造厂商已推出硅光子技术的代工服务，可供电路板-电路板之光连结应用，但是欲充分发挥硅光子对于高效、节能运算的实质帮助，就必须启动芯片上(on-chip)光连结。惟目前芯片代工厂商尚无法提供可以直接整合的光源激光(lasers)。加州大学圣塔芭芭拉分校(UCSB)John Bower教授于2024年IEDM国际会议中的特邀演讲中，针对在硅平台上制作可直接整合的量子点激光光源所需的关键技术以及实现高容量硅光子集成电路的技术演进，做了详细、精辟的说明。^[5]一般而言，半导体薄膜式激光光源通常需要极大的驱动电流方可触发激光发光。但是长期运作时，随着操作温度逐渐增加，发光的波长容易发生红移(red shift)、发光强度也会随之降低。因此常有温度稳定性、可靠性与使用寿命不佳的缺点。更甚的是，硅是间接能隙(indirect bandgap)的半导体，光-电转换效益极低。可喜的是，2008年美国麻省理工学院展示了锗半导体激光的功能性。^[6]以n-型重掺杂以及伸张形变等技术，可以将锗薄膜得间接能隙转变为伪直接能隙(pseudo-direct bandgap)。但是自由载流子吸收(Free Carrier Absorption)效应，大大增加激光阈值(临限电流值，约280 mA/cm²)，导致锗激光的操作寿命短，更不利于操作的温度可靠度与稳定性。因此，目前仅能以封装或是晶圆键结等方式，整合三五族激光光源与硅光子的主动/被动组件。但是，碍封装或是晶圆键结的成本相当高，不利市场竞争性。

反观，受惠于三个维度的量子局限效应，量子点有效地将光激子(exciton)锁在其内，因此只须相对小的驱动电流阈值即可启动激光发光，也可以在更高的温度环境稳定操作。此外，量子点内的分散能阶有助于纯化量子点激光的单色光波长(光谱线宽约数十nm或是更窄，仅为一般激光光源线宽的1/10)、稳定脉冲激光地锁模以及更长的激光寿命(万倍时间)。^[5]而且，量子点拥有可调变之电子能结构的量子物理特性，可以藉由制成配方改变量子点的直径来调整发光波长。如再佐以表面等离子共振(Surface plasmon resonance，SPR)等工程设计，可以进一步优化量子结构激光的性能。John Bower教授特别介绍了其实验室，在硅平台上先蚀刻二氧化硅薄膜、显露出硅后，再选择性外延成长InAs量子点，已展现了高质量量子点激光光源的具体成果。

除了量子点激光之外，可与氮化硅/硅光波导整合的锗光侦测器也是实现硅光子平台的重要奠基石之一。碍于锗半导体本身的能隙能量值偏小，约0.66 eV，常伴随有暗电流偏高的疑虑，影响光电转换的讯杂比值、侦测能力(detectivity)以及严重地地造成能量耗损。许多研究指出，在光侦测器的吸光区结构之中纳入量子点，可以降低暗电流，提高光载子的生命期、热稳定性与光响应度，也可调变侦测光波长、甚至微缩组件厚度/面积大小等。^[7]因此，量子点的光源与光侦测器的技术研究也如雨后春笋般蓬勃发展进行。

除了量子点激光光源以及锗光侦测器等组件的制作挑战之外，硅光子技术商品化的另一个实际技术挑战是，如何以准确又有效率的数值模拟预先设计硅光子的主、被动组件(如: 半导体激光、光侦测器、光调变器、光波导、分光、集光等)以及评估整体光子集成电路系统的性能。史丹福大学Jelena Vuckovic教授于2024年IEDM国际会议中的特邀演讲中，也展示其实验室透过与其他顶尖研究机构、实验室以及诸外延圆制造厂家的产学合作，已开发高速、高效能的电磁(EM)模拟分析软硬件(Stanford Photonics Inverse Design Software, SPINS)，并且通过产学合作厂商的成熟工艺，制作微型化、可整合光子集成电路系统进行验证之。^[8]通过产学紧密合作的逆向设计(inverse design)，其实验室与合作伙伴成功地展示具有扩充性的量子与经典硅光子积体光学电路系统(Scalable Quantum and Classical Photonics)。例如可以提供数据中心应用的宽带多信道光收发器模块，以及在碳化硅平台上，以自制的微型化Ti:Sapphire激光操控硅空穴的电子自旋量子位。

诚如Jelena Vuckovic教授所言，硅光子技术不仅可以改善传统经典计算之运算速率以及增进数据中心传输效能，更可望促进量子计算的量子位技术的实际发展。事实上，不论是硅空穴或是离子阱(ion trap)量子位，都迫切需要硅光子集成电路，就近操控或是读取量子状态，方能真正展现量子位的运作。

对于宣称可以在常温运作的离子阱量子位而言，目前多是使用光学桌上的光或是微波讯号，远程操控位于真空腔体内离子阱量子位^[9]。在读取离子阱量子位的量子态讯息时，也是透过光学桌上高孔径值透镜聚焦到单光子侦测器。在常温、真空的环境，虽已验证离子阱量子位的功能性，但是，在扩充量子位计数以及提升实际初始化/操控/检测量子态的保真度等方面，离子阱量子技术面临许多技术挑战。^[9]

这是因为复杂的光学组件与光纤之间的对准以及机械振动/热噪声等环境扰动，产生许多额外的噪声源，限制了离子阱量子位的读取保真度。如果能在真空环境中，激光光源直接透过光波导，操控离子阱量子位。同时也以光波导连结单光子侦测器，直接读取离子阱量子位的量子态讯息后，输出给CMOS集成电路，进行后续的讯号处理。如此一来，不仅可以消除自由空间中光学组件的抖动/漂移、无所不在的电噪声，更可以免除过长的光纤以及复杂的光学组件之间对准的问题。对于”提高”离子阱量子位的读取保真度有莫大的帮助。

虽然硅光子组件技术的研究发展已逾三十年。但是硅光子的研发大多是针对通讯或是经典计算等应用。开发的硅光连结技术(光波导、光调制器、光侦测器甚至光源等组件)，着重于处理高速、高带宽、高响应度或是高瓦数的光/电讯号，以供通讯应用。若是要操控或是读取离子阱量子位的硅光子组件，则是必须能够处理低噪声、低暗电流或是极低瓦数(少数颗光子)的近紫外线或是可见光讯号，甚至必须能在低温环境下稳定运作。以下针对离子阱量子位应用，择要说明硅光子组件的关键技术需求与技术挑战。

常用来操控离子阱量子位的激光光源波长范围约为 300-2000 nm，涵盖近紫外、可见光以及近红外光谱。可惜，目前硅光子技术中常用的硅光波导在紫外与可见光波段的吸光率很高，光学性质损耗大，不适用于离子阱量子位技术。反倒是，氮化硅(Si₃N₄)光波导在紫外-可见波长段范围是透明、不吸光的，光学损耗低 ^[10,11]。氮化硅是CMOS工艺技术之中常用的绝缘层、间壁层、护层等材料，可以使用常规的化学气相沉积(CVD)工艺方法沉积之。也可以依实际应用所需，微调化学气相沉积的工艺配方，调整氮化硅化学组成(如:Si_xN_y甚至SiO_xN_y薄膜)以及折射系数，有助于调变氮化硅光波导的模态数目、光局限以及传输损耗等。由于氮化硅光波导可以弥补硅光波导无法涵盖的可见光(400-1000nm)波段，近年来已经成为各种实验芯片之最佳平台，尤其是量子通讯/计算^[12]。

2020年苏黎世联邦理工学院^[13]报导离子阱芯片与氮化硅光波导整合于一体的离子阱量子逻辑闸。所展示的离子阱量子逻辑闸，是以单模光纤将729 nm可见光射入氮化硅光波导，传递给位于真空、低温环境的离子阱芯片。此法可以免除光学桌上光学对准以及机械振动与光束点漂移的困扰，改善量子逻辑闸的保真度。但是苏黎世联邦理工学院展示的离子阱芯片尚未与光调制器、单光子侦测器等硅光子主动组件整合。这是因为锗或是硅锗在氮化硅膜上的结晶成核蛰伏时间很短，在氮化硅薄膜上，难以选择性外延成长的方法成长高质量的单晶锗或是硅锗薄膜，故无法再继续制作硅光子主动组件。虽然可以使用(1)晶圆键结的方式，在氮化硅平台上键结SOI后，再外延成长光主动层–锗或是硅锗薄膜^[14]，或是仿照(2)STM、IHP公司与多伦多大学在SOI平台上制作硅锗调制器与锗光侦测器之后，再沉积PECVD氮化硅膜，经CMP磨平后，制作顶层氮化硅光波导。^[14-16]但是，后者提出的顶层氮化硅光波导的工艺做法，甚难再继续执行氮化硅去氢化或是致密化的高温退火工艺，无法降低氮化硅光波导内部的缺陷数。因为此举会导致位于底部的光主动区:硅锗与锗外延薄膜的晶格松弛，造成光学主动组件的性能劣化。迄今在氮化硅光平台上，单石积体整合锗/硅锗高速光调制器^[14]、高速光侦测器^[14,15]以及雷射光源^[17]的文献报导甚少。因此，在氮化硅平台上制作光主动组件以及整合光主/被动组件是重要的研究议题。

量子位的量子态讯号非常微弱且易受周遭环境的噪声干扰，故需要可以直接”內置”单光子侦测器，快速、精准地就近直接读取与侦测离子阱量子位的少数几颗光子数目变化。最好是可以直接以氮化硅光波导连结单光子侦测器与离子阱量子芯片，尽量地减少”收集”与”侦测”光子的串扰，还可以进一步扩展与测量大型离子阱量子位数组的可行性。一般而言，离子阱量子位发射的光子波长大多是300–500 nm。但是目前“技术最成熟”的硅雪崩光电侦测器可侦测850 nm的光，无法直接侦测离子阱量子位的状态。美国NIST 研究人员使用自制的内置”超导”单光子侦测器，无需使用成像镜头和相机，即可以几近完美的准确度(读取正确率超过 99.9%)读取铍离子(beryllium ion)的量子状态。^[18]但是”超导”单光子侦测器必须在接近绝对零度的环境才得以正常运作。由NIST的报导可知，为了有效地提高检测效率以及降低暗计数率，迫切需要与 CMOS技术兼容的近紫外硅基单光子侦测器。而且，需要可以单石整合氮化硅光波导/光栅与硅基单光子侦测器，以进一步降低耦合损耗和噪声以及扩展离子阱量子位数量。

除了可与离子阱量子芯片整合的单光子侦测器之外，氮化硅光波导耦合的可见光源更是操控离子阱量子芯片的关键组件。诚如John Bower教授再IEDM邀请演讲所述，在硅基板上实现可积体化的光源一直是硅光子技术的最大罩门。更遑论是可以与氮化硅光波导整合的可见光光源。

文献报导使用锗纳米结构如:量子阱、量子线甚至量子点，可有效地减缓在硅晶圆上成长单晶锗薄膜的缺陷问题。尤其是凭借着量子局限效应，在狭小的锗量子点内，电子-空穴波函数的强烈重迭耦合大大地增进锗量子点的光学跃迁振荡强度，破除锗块材材料必须严格遵循能量-动量(E-k)守恒的魔咒。而且，调整单一材料锗量子点的直径大小，还可以调变发光能隙，发射出不同波长的光，也就突破必须选用不同的块材材料来制作不同波长光源的限制。然而，单颗量子点的发光体积小，需要置放于共振腔内。当激光光照射量子点/共振腔时，藉由『珀塞尔效应』(Purcell effect)快速增生量子点内的光激发光子数目，提高总体的发光质量因子。常用的量子点共振腔结构有光子晶体、微型碟、微型环。有鉴于光子晶体数组的结构设计的复杂性(如:模板厚度、孔洞直径、周期以及缺陷模态或是模态)与工艺精细的超高要求(必须使用先进的微影系统来曝写次微米级别孔洞(直径或是周期))，微米级别的微型碟或是微型环以及共振腔的设计与制作相对容易，而且发射共平面(in-plane)光可以与相邻的总线波导耦合，有利于芯片上的整合。

微型盘共振腔主要由将光场局限在圆盘状光密介质之中，在微型环共振腔的边缘，沿着圆盘碟的径方向达成共振，产生光纤回音廊模态(whispering gallery mode, WGM)。微型盘共振腔结构在电极、波导的设计与制作具有相当大的弹性与成本优势。近年来欧美研究机构陆续报导，在悬浮硅、锗、二氧化硅或是氮化硅微型碟共振腔中嵌入各种(如: 硅、锗、CdSe)量子点，展示光激发微激光(micro laser)。法国CNRS-Univ.发表了一系列论文^[19]，在砷化镓基板上，先外延成长300-nm厚 n⁺-锗，微影蚀刻制作出悬浮锗微型碟后，再沉积氮化硅裹覆锗微型碟，形成伸张形变 n⁺-Ge主动发光层，展示光激发锗微激光。惟采用锗在砷化镓上(Ge-on-GaAs)的作法，甚难转移至硅平台上。东京都市大学提出P-I-N锗量子点微型盘二极管，^[20]，可以与邻近波导耦合，以电激发光。但绝大多数量子点微型碟都是制作在SOI平台上，不适用于可见光光源。亟需开发量子点/氮化硅微型碟可见光源，以顺利与离子阱量子芯片整合。

本实验团队于2022年旗舰型IEDM国际会议中报导[21]，单石整合的氮化硅波导(含:光栅耦合器与波导锥)、锗量子点微型碟光源以及光子侦测器等组件，可以供近紫外—可见光的离子阱感测应用，如图一所示。

Fig. 1 Ge quantum-dot photodiodes and light emitter embedded in Silicon-Nitride

我们以全CMOS 工艺技术制造可调控直径以及空间位置的锗量子点数组。以单一步骤的选择性氧化，可以将位于氮化硅薄膜上的微影定义复晶硅锗柱转化为内崁氮化硅的锗球状量子点。我们的锗量子点拥有最重要的特色亮点是通过 900 oC热氧化制备而成的，因此具有高温热稳定性的优势，如图二所示。这种本质天生的热稳定性优势为锗量子点光侦测器以及光发射器开启了可以与顶部或是底部氮化硅波导以渐逝波耦合的可行性。从组件制造和整合的角度观之，顶部波导耦合结构具有组件(光侦测器以及光发射器)设计以及三维整合材料选择方面的灵活性。顶部波导耦合结构可以免除”波导”和”基板”必须是相同材料的需求。我们的自组氮化硅崁入锗量子点数组结构方法，提供了氮化硅微盘发光器和PIN光侦测器与顶部或是底部氮化硅波导单实整合的灵活度与落实三维PIC整合的可行性。[22]我们所开发的锗量子点制作技术，系直接运用CMOS工艺技术，具有极佳的工艺掌控性以及组件设计的工程化优势，可以直接制作量子位、单电子晶体管与光敏晶体管等，具有实用与产业化之可行性。有助于开拓量子计算、光连结等技术。

Fig. 2 Formation of self-organized heterostructures of capping SiO2/Ge QDs within host of Si3N4 on top of SOI as evidenced by TEM, HAADF STEM and EDS maps of elemental Ge (green), N (red), and O (white) micrographs. After P. W. Li et al., IEDM Tech. Dig. pp. 451-454 (2022).

Reference: 

[1] Y. J. Mii, “Semiconductor industry outlook and new technology frontiers,” IEDM Tech. Digest, 1.1, Dec. 2024

[2] S. K. Yeh et al., “Silicon photonics platform for next generation data communication technologies,” IEDM Tech. Digest, 23.3, Dec. 2024

[3] C. H. Fann et al., “Novel parallel digital optical computing system (DOC) for generative AI,” IEDM Tech. Digest, 31.7, Dec. 2024

[4] H. Hsia et al., “EPIC-BOE: An electronic-photonic chiplet integration technology with IC processes for broadband optical engine applications,” IEDM Tech. Digest, 31.8, Dec. 2024

[5] J. Bower, “Integrated quantum dot lasers and high capacity silicon photonic integrated circuits,” IEDM Tech. Digest, 23.1, Dec. 2024

[6] RE Camacho-Aguilera et al., “An electrically pumped germanium laser,” Optics Express, vol. 20, no. 10, pp. 11316-11320, 2012

[7] Hongmei Liu, Fangfang Zhang, Jianqi Zhang, Guojing He, “Performance analysis of quantum dots infrared photodetector,” Proceedings of SPIE, vol. 8193, 81930J (2011)

[8] Jelena Vuckovic, “Scalable quantum and classical photonics,” IEDM Digest, 26.3, Dec. 2024

[9] K. Brown et al., “Materials challenges for trapped-ion quantum computers,” Nat. Rev. Mater. vol. 6, pp. 892–905 (2021).

[10] D. J. Blumenthal et al., “Silicon nitride in silicon photonics,” Proc. IEEE, vol.106, 12 (2018).

[11] P. Munoz et al., “Silicon nitride photonic integration platforms for visible, near-infrared and mid-infrared applications,” Sensors, vol.17, 2088(2017).

[12] A. Orieux et al., “Recent advances on integrated quantum communications,” J. Opt., vol. 18, 083002 (2016).

[13] K. Mehta et al., “Integrated optical multi-ion quantum logic,” Nature vol. 586, pp. 533–537 (2020).

[14] F. Boeuf et al., “A silicon photonics technology for 400 Gbit/s applications,” IEDM Tech. Digest, pp. 775 (2019)

[15] S. Lischke et al., “Silicon nitride waveguide coupled 67GHZ Ge photodiode for non-SOI PIC and EPIC platforms,” IEDM Tech. Digest, pp. 779 (2019)

[16] W. Sacner et al., “Monolithically integrated multilayer silicon nitride-on-Si waveguide platforms,” Proc. IEEE, vol. 16, 2232 (2018)

[17] S. Bao et al., “Low-threshold optically pumped lasing in highly strained germanium nanowires,” Nat Comm. vol. 8, 1845 (2017)

[18] S. L. Todaro et al., “State readout of a trapped ion qubit using a trap-integrated superconducting photon detector” Phys. Rev. Lett. 126, 010501 (2021)

[19] A. Ghrib et al., “Tensile-strained germanium microdisks,” Appl. Phys. vol. 102, 221112 (2013)

[20] X. Xu, T. Maruizumi, and Yasuhiro Shiraki, “Waveguide-integrated microdisk light-emitting diode and photodetector based on Ge quantum dots,” Optics Exp., vol. 22, 3905 (2014)

[21] C. H. Lin, P. Y. Hong, B. J. Lee, H. C. Lin, T. George, and P. W. Li, “Monolithic integration of top Si3N4-waveguided germanium quantum-Dots microdisk light emitters and PIN photodetectors for on-chip ultrafine sensing,” IEDM Tech. Dig. pp. 451454, Dec. 2022.

[22] C. H. Lin, P. Y. Hong, B. J. Lee, H. C. Lin, T. George, and P. W. Li, “Self-organized germanium quantum-dots/Si3N4 enabling monolithic integration of top Si3N4 waveguided microdisk light emitters and PIN photodetectors for on-chip sensing,” IEEE Trans. Electron Dev. vol. 70, no. 4, pp. 2113-2120 (2023)