|
半導體元件無論是結構還是缺陷的分析，試片截面的處理與觀察是不可或缺的技術 |
觀察截面能夠理解影響結構的製程因子，才能推論出造成製程缺陷的根本原因，不過試片截面處理的技術除了大家所熟知的裂片與研磨以外，還有其它的方式可以選擇，到底哪一種適合自己要分析的試片呢？
本篇文章就是對半導體元件的試片類型與分析考量予以分享，相信整篇文章看下來，對要用什麼要的分析工具就會有很清楚的輪廓囉！
首先我們要了解有哪些截面處理的儀器或技術可以運用，計有以下6種：
- 裂片, Cleavage : 利用應力崩裂晶片，裂面會延著晶片最脆弱的晶格面斷裂
- 研磨, Polishing : 將試片黏著於治具上，利用研磨機，手動或自動的方式研磨截面
- 離子研磨, Ion milling : 又叫作 CP(cross-section polishing)，為了讓截面更細緻，去除研磨應力所產生的裂痕與刮痕，利用離子束的方式再對截面做細修處理
- 聚焦離子束, FIB : 利用離子束的方式對試片做小範圍的切割，再傾斜一個角度觀察截面
- 電漿聚焦離子束, P-FIB : 原理同 FIB，但適合切割較大的範圍
- 穿透式電子顯微鏡, TEM : 主要是以高解析度的影像觀察更細微的結構
上述6種方式，有些其本身代表了試片處理的方法，有些則是代表了觀察的機台，其處理與觀察方式可以以下表表示：
|
||||||||||||||||
表一 6種截面處理與觀察的方式
|
晶片或封裝 |
半導體元件包含了晶片與封裝，都是可能的分析標的，在上述6種分析方式中，只有裂片和TEM是觀察晶片的問題，其它技術皆同時能應用在晶片與封裝上，TEM理論上也可以觀察封裝結構，但封裝結構一般是大尺度的，TEM應用的機率相對較低。
|
觀察範圍的大小 |
半導體製程結構尺度大至500um的BGA ball，小至5nm FinFET，不同的大小，就有不同的製備方法，各樣品製備技術建議的最大寬度與深度如下：
|
||||||||||||||
表二 各截面處理方式所能觀察的範圍（寬度x深度）
|
定位精準度 |
在結構的分析需求中，有些是大結構，如bump，有些是重複性的結構，即同種結構重複N個，如memory、TSV等，如果純粹是結構觀察，或者是整體性的故障現象，在試片的定位上不需要那麼精準，那麼研磨，甚至是裂片便可達成，但如果是單一缺陷點的定位，就非得要FIB處理不可，因此是否需要精準定位是截面樣品製備最重要的考量。
|
||||||||||||||||
表三 各截面處理方式的定位的精準度
|
產生的artifact |
所謂artifact指的是試片處理的過程中不希望產生的一個現象或效果，比如刮痕、髒污等等，有些可以避免，有些則必然產生，可以避免的需要靠謹慎的試片處理或建立試片製備的SOP來防止不必要的干擾，不可避免的則需要就現有影像做正確判讀，不讓artifact誤導了分析結論。
|
||||||||||||||
表四 各截面處理方式所產生的可能 artifact
經過上述的層別分類，相信對試片截面的觀察選擇應該有更清楚的了解了！不過為了更深刻的體會，最後就用一系列的照片來展示說明吧！
SiC晶片經裂片後以SEM觀察junction profile |
此為bump結構，左圖經研磨後發現黃框區域內表面坑坑疤疤，經過右圖的CP處理後，此現象便消失 |
FIB 範例，寬度約15um，常用來觀察晶片之結構與缺陷 |
 |
P-FIB範例，此樣品從晶背切割，經過特別處理後觀察範圍達1000um，黃圈處為bump斷裂之現象
此TEM試片大小僅僅 6um x 8um，觀察其薄層厚度更是奈米級的大小，原子像清楚可見 |
