功率元件明日之星－碳化矽元件技術之近況與展望｜崔秉鉞教授 國立陽明交通大學電子研究所

近年來有關第三代半導體的市場題材相當多，其中最令人矚目者，當屬碳化矽 (SiC) 功率元件在電動車的應用商機了。碳化矽元件在電動車的系統應用主要是逆變器 (Inverter)、車載充電器 (On Board Charger, OBC)、及直流變壓器 (DC-to-DC Converter) 等。相較傳統的矽基模組效能，其可減少約 50% 電能轉換損耗、降低 20% 的電源轉換系統成本，並能提升電動車 4% 左右續航能力。

閎康科技於本期特別邀請了在第三類半導體研究領域頂尖學者 崔秉鉞教授，為「科技新航道 | 合作專欄」撰文介紹碳化矽功率元件的發展概況與技術趨勢，與讀者分享此一重要科技領域的學術研究進展。

閎康科技研發中心處長 陳弘仁 2022/03/15

功率元件明日之星－碳化矽元件技術之近況與展望

崔秉鉞 教授 

國立陽明交通大學 電子研究所

-

功率半導體元件廣泛應用於電力系統、電源供應器、汽車電子、馬達控制、無線射頻系統、通訊設備或薄膜電晶體液晶顯示器等方面。由於 Si 價格低廉且技術成熟，目前絕大多數的功率半導體元件均為 Si 元件。然而，因為 Si 的能隙只有 1.12 eV，在高功率應用時，有一些基本限制，包括低崩潰電壓、高特徵導通電阻 (R_on,sp)、高逆偏漏電流、低工作溫度等，也因為耐壓以及導通電阻的限制，在高功率應用時，必須使用雙載子元件例如 PiN 二極體 (PND) 或是絕緣閘極雙極性電晶體 (IGBT) 取代單載子元件如蕭特基位障二極體 (SBD) 和金氧半場效應電晶體 (MOSFET)，這也使得功率與速度無法兼顧。基於以上因素，碳化矽 (SiC)、氮化鎵 (GaN) 等寬能隙半導體材料在近十年備受矚目。

SiC 有 250 種結晶型態，其中的 4H-SiC 已經確定是最適合製作高功率半導體元件的結晶相。4H-SiC 的能隙是 3.25 eV，即使在 300 °C，本質載子濃度仍低於室溫下的 Si，所以很適合在高溫環境操作；4H-SiC 的臨界崩潰電場比 Si 高 10 倍，可以在高 10 倍的摻雜濃度下，達到 10 倍的崩潰電壓，因為摻雜濃度提高、載子漂移區縮短、特徵導通阻抗可以降低 100 倍以上。GaN 的載子遷移率比 4H-SiC 高，可望有更高的工作頻率以及更低的導通阻抗，而 4H-SiC 的導熱係數比 GaN 大三倍，適用於高功率且高溫環境。

圖一　SiC 的材料和物理特性，以及這些特性在高功率系統的應用優勢[1]

高功率元件在應用時，功率元件的額定電壓 (rating voltage) 必須大於系統電壓。以電動車為例，目前主要的電動車電池電壓是 400 V，但是考慮功率模組的可靠度後，實際使用 650 V 等級的功率元件。 圖二顯示 FIT=100 的系統電壓和額定電壓的比例[2]，系統電壓愈高，系統電壓和額定電壓的比例愈低，表示需要更崩潰電壓的功率元件。當電動車電池電壓提高到 800 V 時，需要使用 1.2 kV 等級的功率元件。

圖二　故障率 FIT=100 的應用電壓和額定電壓的比例[2]

時至今日，歐美日等 SiC 元件大廠，例如 STMicroelectronics、Infineon、Wolfspeed、Rohm 等公司均有成熟的 650 V、1.2 kV 等級的 SiC MOSFET 產品，廣泛應用於電動車和充電設施。更高電壓的應用或是更惡劣的應用環境，例如風力發電機的電壓雖然低於 1 kV，但是需要使用 1.7 kV 等級的功率元件，太陽能發電趨勢會提高到 1.5 kV，屆時將需要 3.3 kV 的功率元件。其它如軌道運輸、高速鐵路、智慧電網、工業馬達等，也都會需要 3.3 kV 甚至更高額定電壓的功率元件，如圖三所示[3]，日本的新幹線最新的 N700 列車就是採用 3.3 kV 的 SBD。

圖三　SiC 高功率元件的應用領域[3]

分離式的功率元件，基本上分成整流用途的二極體以及開關用途的電晶體，因為要導通大電流，故以垂直結構為主。SiC 功率元件發展的軌跡基本上是跟隨 Si 功率元件，最先進入量產的是 SBD 類型的二極體，根據細部結構的不同，有蕭特基位障二極體 (Schottky Barrier Diode, SBD)、接面位障蕭特基二極體 (Junction Barrier Schottky Diode, JBSD)、溝槽式接面位障蕭特基二極體 (Trench Junction Barrier Schottky, TJBS)等，其結構示意圖如圖四所示，雖然還有微調優化的空間，但已是成熟的元件。因為 SiC 的 SBD 崩潰電壓可以涵蓋 Si 的 PND，既然 SBD的速度高於 PND，SiC 的 PND 要在更高壓的應用上才需要使用，Si 和 SiC 功率元件的種類和適用的電壓範圍如圖五所示[4]。

高功率 MOSFET 有兩種結構，第一種是平面通道的垂直雙植入金氧半場效應電晶體 (Vertical Double-implantation MOSFET, VDMOSFET)，其剖面結構如圖六 (a) 所示；第二種是垂直通道的溝槽式閘極或稱 U 形閘極金氧半場效應電晶體 (UMOSFET)，其剖面結構如圖六 (b) 所示。VDMOSFET 的優點是製程比較簡單，因為製程造成的可靠度問題比較單純。最關鍵的製程是閘極氧化，要有適當的 SiO₂/SiC 介面鈍化，以提高載子移動率，降低通道電阻對特徵導通電阻影響，同時要有足夠的可靠度。目前以 NO 或是 N₂O 退火的氮鈍化效果最好，但是電子遷移率只能達到 30~50 cm²/V-sec 左右，和塊材中的 1000 cm²/V-sec 相去甚遠，如何提高載子遷移率到 100 cm²/V-sec 以上，是各大廠商以及學術機構努力的方向。

圖六　(a) 垂直型的高功率 VDMOSFET 的剖面圖

(b) 溝槽式閘極 UMOSFET 的剖面圖

平面通道的結構使得單元間距 (cell pitch) 不容易縮小，相鄰的 p 型基體 (P-body or P-base) 造成的接面場效應電晶體 (JFET) 效應也會增加導通電阻。UMOSFET 的單元間距在相同的製程水準下，大約是 VDMOSFET 的 60%，而且理想上可以消除 JFET 效應，得到較低的導通電阻。 但是 UMOSFET 的製程比 VDMOSFET 困難，溝槽蝕刻製程以及溝槽側壁的閘極氧化製程，都需要精準控制。特別是為了降低溝槽底部的電場，需要增加很多製程步驟，例如 Rohm 採用雙溝槽結構，如圖七 (a) 所示[5]；Infineon 採用不對稱的溝槽結構，如圖七 (b) 所示[6]；或是在溝槽底部增加 P+ 屏蔽層，如圖七 (c) 所示[7]。然而這些作法除了增加製程成本，也會產生 JFET 效應。

圖七　(a) Rohm提出的Double trench UMOSFET[5]

(b) Infineon 提出的不對稱 UMOSFET[6]

(c) Mitsubishi 提出在溝底部增加 P+ 屏蔽層的 UMOSFET[7]

另一種避免溝槽底部閘極氧化層電場過強的方法是增加溝槽底部的氧化層厚度，增加溝槽底部閘極氧化層厚度的 SiC UMOSFET 論文，遲至 2013 年才由 Toyota 公司的 Takaya 團對發表[8]，最大電場強度降低 46%，Q_gd 降低38%，導通電阻僅微微增加 4%，如圖八所示。但是因為需要在溝槽中填滿 SiO₂，再以回蝕刻方式保留溝槽底部的 SiO₂，此 TBOX 氧化層的厚度變異使得元件特性變異偏大，在沒有更好的製程技術之前，TBOX 結構僅止於研究，不適合量產。

陽明交大電子所-崔秉鉞教授實驗室曾提出利用氬離子植入非晶化 (Ar-PAI) 製程提高溝槽底部氧化速率來形成 TBOX 的研究計畫，成功製作出 TBOX 結構，如圖九 (a) 所示。雖然尚未完成完整的功率元件製作，但是對 1.2 kV 等級的 UMOSFET，曾經在單一溝槽測試結構測得 2.07 mW-cm² 的 R_on,sp，如圖九 (b) 所示，顯示此 Ar-PAI TBOX UMOSFET 的潛力。

圖九　(a) 子計畫一、三主持人提出的 TBOX UMOSFET實作結構

(b) 單一溝槽 TBOX UMOSFET 的導通特性

因為結構和製程複雜，UMOSFET 的可靠度問題比 VDMOSFET 嚴重，因此，雖然 UMOSFET 已經出現在 Wolfspeed 和 STMicroelectronics 公司網站公佈的技術藍圖上，目前仍只有 Rohm、Infineon、Bosch、Mitsubishi 四家公司推出 UMOSFET 產品，其它如 Wolfspeed, STMicroelectronics 等十餘家公司的產品都是 VDMOSFET。

功率 MOSFET 為了承受高電壓，汲極端會有一個低濃度的漂移區，漂移區的電阻正比於崩潰電壓的 2.5 次方，也就是說，隨著電壓的增加，導通電阻會急速增加，造成嚴重的導通功率損失。圖十顯示漂移區的特徵導通電阻與崩潰電壓的關係，這是傳統功率元件的理論極限。如果要突破此極限，唯一的方法是採用超接面 (super junction, SJ) 結構[9]，其結構如圖十一所示[10]，跟傳統高功率 MOSFET 結構的主要差異在漂移區中加入 P 型柱或 P 型摻雜區 (P-Drift Region)。在逆向偏壓時，P 型柱和 N 型漂移區的接面使得整個漂移區空乏，因此可以用比較薄的漂移區；此外，因為有 P 型柱幫助 N 型漂移區達到空乏，所以 N 型漂移區的濃度可以比傳統漂移區高。這兩個因素造成順向導通時的SJ漂移區的導通電阻降低。

圖十　Si, SiC, GaN 三種半導體材料的導通阻抗和崩潰電壓的理論極限[7]

圖十一　SJ MOSFET 的剖面結構示意圖[9]

SJ 結構是製作在漂移區，所以可以搭配 VDMOSFET 或是 UMOSFET，當然也可以搭配 SBD 類型的功率元件。但是 SJ 結構的製作對 SiC 來說相當困難，因為絕大多數摻雜元素在 SiC 中都不會擴散，要形成 P 型柱的方法之一是先蝕刻去除該區域的 N 型漂移區，再磊晶 P 型柱，但是 SiC 磊晶難度遠高於 Si，就筆者所知，尚無成功從溝槽中磊晶的文獻發表。另一種製作 P 型柱的方法是多次磊晶搭配多次離子植入。雖然 AIST 在 2021 年的 ISPSD 研討會率先發表了 3.3 kV 的 SJ MOSFET，但是動用了 16 或是 28 次磊晶與離子植入，恐非量產可以接受的製程[11]，需要簡化製作方式才有商業化的機會。

控制 MOSFET 開關需要閘極驅動電路 (Gate driver)，目前 SiC MOSFET 的驅動電路均以 Si IC 製作，雖然 SiC 功率元件可以承受比 Si 功率元件更嚴苛的環境，但是 Si IC 不然，因此必須獨立封裝、隔離，增加了功率系統的體積；訊號傳遞時受封裝導線的電感與電容影響，增加功率損耗、影響效能，最理想的情況還是以 SiC IC 驅動，才能夠完整發揮 SiC 的材料優勢。因此，能與垂直 MOSFET 整合的 SiC IC 技術，也是近年愈來愈受到重視的研究主題。

• 1990 年代初期開始了 SiC IC 的研究，當時採用的是 6H-SiC，陸續實現了數位和類比電路區塊[12-15]。
• 1994 年普渡大學發表了第一個 NMOSFET 電路，展示 Inverter、NAND、NOR、XNOR、D-latches、RS flip-flops、Binary counter、Half adder 等基本電路單元[12]。
• 1999 年普渡大學和康乃爾大學共同發表了第一個以 6H-SiC 製作的智慧閘極驅動電路，包含了過壓、低壓、短路、開路的偵測功能，並可以在 300 °C 的環境下工作[16]。隨後因為載子遷移率較高的 4H-SiC 晶體成長技術成熟，相關研究轉向使用 4H-SiC。
• 2006 年 Cree 公司發表第一個 4H-SiC CMOS Inverter[17]
• 2011-2013 年間，英國雷神公司 (Raytheon Systems Ltd., RSL) 陸續發表了 4H-SiC CMOS IC 製程以及基本邏輯單元[18-20]，此高溫碳化矽製程簡稱為 HiTSiC 製程。
• 2016年HiTSiC製程推出後，University of Arkansas 發表 SiC MAC, NCL Counter, Boolean FSM, DAC Controller 等電路[21]
• 2017 年英國的 Newcastle University 展示 mixed-signal IC 應用例如 555 timer 以及 4:1 multiplexer[22]；最近 University of Arkansas 發表了更複雜的數位控制的 PWM Generator 電路[23]。同年 Hitachi 公司發表 SiC CMOS 運算放大器[24]，採用最基本的 MOSFET 結構，展示 SiC CMOS 抗輻射的能力。
• 2021 年1月，清華大學黃智方教授 (半導體射月計畫成果) 在 IEEE Electron Device Letters 率先發表了 800 V 的橫向 LDMOSFET 和低壓 CMOS 的單晶片整合，如圖十二所示[25]。日本的 AIST 則在同年的 ISPSD 研討會發表了單晶片整合 1200 V 等級的溝槽式閘極 MOSFET 以及 CMOS 閘極驅動電路的成果，是首度整合低壓 CMOS 和垂直式的功率元件，如圖十三所示[26]。

圖十二　清華大學黃智方教授團隊 (半導體射月計畫成果) 在 IEEE EDL 發表了 800 V 的橫向 MOSFET 和 CMOS 整合[26]

圖十三　AIST 在 2021 年的 ISPSD 研討會發表的整合 1200 V 等級的溝槽式閘極 MOSFET 以及 CMOS 閘極驅動電路的單晶片[24]

本實驗室在科技部半導體射月計畫的支持下，開發出局部氧化隔離製程、雙閘極氧化層厚度製程、P 型複晶矽閘極製程、高低壓元件接面隔離製程等關鍵技術，成功的在 2021 年完成 10 V CMOS + 20 V Gate driver + 60 V VDMOSFET 單晶片整合，成果將發表於 2022 年的 VLSI-TSA 以及 ISPSD 研討會[27, 28]，圖十四是剖面結構示意圖。而在 ISPSD 之前，這些成果表示 CMOS 驅動電路和 power MOSFET 的單晶片整合是未來的趨勢，元件性能優化以及整合度更高的製程技術，將會持續推陳出新。

圖十四　射月計畫提出的 CMOS 驅動電路和 VDMOSFET 單晶片整合剖面結構示意圖

綜上所述，SiC 元件在高功率的應用已經是必然的趨勢，隨著技術成熟、晶片尺寸增加，元件成本會持續下降，性價比提高的結果，產品滲透率會快速提升。至於 SiC IC 的發展還在研究初期，但是已經看見希望，關鍵還是在性能提升和成本降低，或許還要 3~5 年才會有實用的價值，需要研究單位積極投入。

References:

[1] M. E. Levinshtein, S. L. Rumyantsev, and M. S. Shur, Eds., “Properties of Advanced Semiconductor Materials GaN, AlN, InN, BN, SiC, SiGe“ New York: Wiley, 2001, pp.31-47.

[2] A. Bolotnikov et al., "Overview of 1.2 kV – 2.2 kV SiC MOSFETs targeted for industrial power conversion applications," 2015 IEEE Applied Power Electronics Conference and Exposition (APEC), 2015, pp. 2445-2452.

[3] F. Roccaforte, G. Greco and P. Fiorenza, "Processing Issues in SiC and GaN Power Devices Technology: The Cases of 4H-SiC Planar MOSFET and Recessed Hybrid GaN MISHEMT," 2018 International Semiconductor Conference (CAS), 2018, pp. 7-16.

[4] T. Kimoto, “Material science and device physics in SiC technology for high-voltage power devices,” Japaness J. Appl. Phys., vol.54, p.040103, 2015

[5] T. Nakamura, Y. Nakano, M. Aketa, R. Nakamura, S. Mitani, H. Sakairi, and Y. Yokotsuji, “High performance SiC trench devices with ultra-low ron,” in Proc. IEEE Int. Electron Devices Meeting (IEDM), 2011, pp.599-601.

[6] R. Siemieniec et al., "A SiC Trench MOSFET concept offering improved channel mobility and high reliability," 2017 19th European Conference on Power Electronics and Applications (EPE'17 ECCE Europe), 2017, pp. P.1-P.13

[7] T. Kojima, S. Harada, Y. Kobayashi, M. Sometani, K. Ariyoshi, J. Senzaki, M. Takei, Y. Tanaka, and H. Okumura, “Self-aligned formation of the trench bottom shielding region in 4H-SiC trench gate MOSFET,” J. J. Appl. Phys., vol.55, 04ER02, 2016.

[8] H. Takaya, J. Morimoto, K. Hamada, T. Yamamoto, J. Sakakibara, “A 4H-SiC Trench MOSFET with Thick Bottom Oxide for Improving Characteristics, “in Proc. of Int. Symp. on Power Semi. Dev., 2013, pp.43-46.

[9] X. B. Chen US Patent 5216275.

[10] B. J. Baliga, Advanced Power MOSFET Concept, Springer, 2010

[11] M. Baba, T. Tawara, T. Morimoto, S. Harada, M. Takei and H. Kimura, "Ultra-Low Specific on-Resistance Achieved in 3.3 kV-Class SiC Superjunction MOSFET," 2021 33rd International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2021, pp. 83-86.

[12] W. Xie, J. A. Cooper, and M. R. Melloch, “Monolithic NMOS digital integrated circuits in 6H-SiC,” IEEE Electron Device Lett., vol. 15, no. 11, pp. 455–457, Nov. 1994.

[13] D. M. Brown et al., “High temperature silicon carbide planar IC technology and first monolithic SiC operational amplifier IC,” in Proc. 2nd Int. High-Temperature Electron. Conf., 1994, pp. XI-17–XI-22.

[14] D. B. Slater et al., “Demonstration of 6H-SiC CMOStechnology,” in Proc. 3rd Int. High-Temperature Electron. Conf., 1996, pp. XVI-27–XVI-32.

[15] S. Ryu and K. T. Kornegay, “Design and fabrication of depletion load NMOS integrated circuits in 6H-SiC,” in Proc. Inst. Phys. Conf., London, U.K., 1996, pp. 789–792.

[16] J.-S. Chen, K. T. Kornegay, and S.-H. Ryu, “A silicon carbide CMOS intelligent gate driver circuit with stable operation over a wide temperature range,” IEEE J. Solid-State Circuits, vol. 34, no. 2, pp. 192–204, Feb. 1999.

[17] Brett A. Hull, Sei-Hyung Ryu, Husna Fatima, Jim Richmond, John W. Palmour, and James Scofield, “Development of A 4H-SiC CMOS Inverter,” Mater. Res. Soc. Symp. Proc. Vol. 911, B13-02, 2006.

[18] D. T. Clark, et al., “High Temperature Silicon Carbide CMOS Integrated Circuits,” Materials Science Forum, vol. 679-680, pp. 726-729, Mar 2011.

[19] E. P. Ramsay et al., “Digital and analogue integrated circuits in silicon carbide for high temperature operation,” in Proc. IMAPS High Temperature Electron. Conf., Albuquerque, NM, USA, 2012, pp. 373–377.

[20] R. A. R. Young, et al., “High Temperature Digital and Analogue Integrated Circuits in Slicion Carbide,” Materials Science Forum, vol. 740-742, pp. 1065-1068, Jan 2013.

[21] M. H. Weng, D. T. Clark, S. N. Wright, D. L. Gordon, M. A. Duncan, S. J. Kirkham, M. I. Idris, H. K. Chan, R. A. R. Young, E. P. Ramsay, N. G. Wright, and A. B. Horsfall, “Recent advance in high manufacturing readiness level and high temperature CMOS mixed-signal integrated circuits on silicon carbide,” Semicond. Sci. Technol. 32 (2017) 054003.

[22] N. Kuhns, L. Caley, A. Rahman, S. Ahmed, J. Di, H. A. Mantooth, A. M. Francis, and J. Holmes, “Complex High-Temperature CMOS Silicon Carbide Digital Circuit Designs,” IEEE Trans. on Devices and Materials Reliability, vol.16, no.2, 2016, pp.105-111.

[23] S. Roy, R. C. Murphree, A. Abbasi, A. Rahman, S. Ahmed, J. A. Gattis, A. Matt Francis, J. Holmes, H. A. Mantooth, and J Di, “A SiC CMOS Digitally Controlled PWM Generator for High-Temperature Applications,” IEEE Trans. on Industrial Electronics, vol.64, no.10, 2017, pp.8364-8372.

[24] M. Masunaga , S. Sato , R. Kuwana, N. Sugii, and A. Shima, “4H-SiC CMOS Transimpedance Amplifier of Gamma-Irradiation Resistance Over 1 MGy,” IEEE Transactions on Electron Devices, vol. 67, no. 1, pp. 224-229, Jan. 2020.

[25] J.-Y. Jiang, J. -C. Hung, K. -M. Lo, C. -F. Huang, K. -Y. Lee and B. -Y. Tsui, “Demonstration of CMOS Integration with High-voltage DMOS in 4H-SiC,” IEEE Electron Device Lett., vol.42, no.1, pp.78-81, 2021.

[26] M. Okamoto, A. Yao, H. Sato, and S. Harada , "First Demonstration of a Monolithic SiC Power IC Integrating a Vertical MOSFET with a CMOS Gate Buffer," in Proc. 33th Int. Symp. Power Semiconductor Devices ICs (ISPSD), Jun. 2021, pp. 71-74.

[27] B. Y. Tsui, C. L. Hung, T. K. Tsai, L. J. Lin, T. W. Wang, and P. H. Chen, “Dual Gate Oxide CMOS Process on 4H-SiC,” to be presented in the 2022 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA), 2022.

[28] B. Y. Tsui, C. L. Hung, T. K. Tsai, Y. C. Tsui, T. W. Wang, Y. X. Wen, C. P. Shih, J. C. Wang, L. J. Lin, C. H. Wang, K. W. Chu, and P. H. Chen, “First Integration of 10 V CMOS Logic Circuit, 20 V Gate Driver, and 600 V VDMOSFET on a 4H-SiC Single Chip,” to be presented in the 34th IEEE International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2022.

以碳化矽 (SiC) 與氮化鎵 (GaN) 為材料的第三類半導體，相較於傳統矽 (Si) 基半導體元件，不僅能夠承受更高的功率、頻率及環境溫度，同時也擁有良好的散熱特性，因此在例如 5G 基地台、電動車、低軌衛星、太陽能源、或是工業 4.0 等高值化產業中，具有絕對的技術應用優勢。過去受限於第三類半導體的晶圓製造困難、並且價格昂貴，使得其僅能用於國防或航太等領域，直到近幾年，才因為技術進展得以大幅降低生產成本，普及應用到工業、汽車與消費性電子等產業。

目前碳化矽半導體元件前三大應用占比分別為電動車 61％、太陽能發電及儲能 13％、及充電樁 9％ 等。其相較於原本以矽為基礎的功率元件，能提供更高效率的電子轉換能力、帶來更好的節能效果。根據 TrendForce 市調預估，自 2020 年至 2025 年，碳化矽元件應用市場將由 6.8 億美元成長到 33.9 億美元，年複合成長率 (CAGR) 高達 38%。即使這幾年碳化矽半導體的市場規模仍小，但隨著全球電動車與能源應用的產業需求推進，其必然很快成為半導體領域發展的新契機。

陽明交大 崔秉鉞教授及其實驗室團隊是國內第三類半導體技術的知名研究團隊，自 2018 年起，該團隊即參與「科技部半導體射月計畫 – 碳化矽單晶片功率系統平台」研發專案的執行，期間除了產出許多創新研究成果外，也積極與業界共同合作，落實研發成果的產業化應用，其對於提升台灣在第三類半導體領域的核心競爭優勢，具有極大的貢獻。閎康科技非常榮幸今年度可以和崔教授攜手進行產學合作，提供該團隊在碳化矽功率元件及相關整合模組研究上所需之完整分析服務。閎康科技擁有完備的檢測設備與專業技術經驗，能全面滿足化合物半導體在製程、封裝及失效分析方面之各種分析檢測需求。

相關分析技術項目 請參考：

• 3D 光學顯微鏡（3D OM）

• 探針電性量測（I-V measurement）
• 試片製備（TEM Sample Preparation）

• 穿透式電子顯微鏡（TEM）

• 能量散射X射線譜（EDS）