3D IC封裝：超高密度銅-銅異質接合｜陳智教授 國立陽明交通大學材料科學與工程學系

單就延續莫爾定律 (Moore's Law) 的 IC 技術發展路線，已經無法符合半導體產業的應用需求了。根據研究資料顯示，在過去 10 年中，全球資料運算量的發展已超過了過去 40 年的總和，許多新興應用科技如 AI 人工智慧、5G 通訊、車聯網、元宇宙 (Metaverse)、以及工業 4.0 等，都需要快速且即時的巨量資料處理，此使得行動運算與高效能運算 (HPC) 兩大相關領域之發展，成為了全球半導體市場最重要的成長動能。

事實上，隨著運算需求倍數增長，即便將電晶體尺寸微縮逼近至物理極限來提升效能，仍然遠遠無法滿足未來產業應用需求。為了突破此瓶頸，半導體業者除了持續發展先進製程、朝 2nm 線寬目標前進外，也同步尋找其它既能讓晶片維持小體積，又能夠同時保有高效能的創新技術；因此，近年來研究人員開始在封裝技術上尋找新的解決方案。基於立體架構布局可大幅提升接點互連密度的直觀概念，即逐漸形成了現今從 2D 平面走向 3D 堆疊、單晶片走向多晶片設計的「異質整合 (HIDAS; Heterogeneous Integration Design Architecture System) 」先進封裝技術發展主軸。

根據市場研究機構分析，2020 至 2026 年先進封裝市場複合年成長率 (CAGR) 將高達約 8%，而 2025 年時該市場營收有望突破 420 億美元。為了取得半導體領域技術領先優勢，包括 TSMC、Samsung、Intel、Infineon、Freescale、ASE 等知名大廠，近年來皆加大相關研發投資力道與產能佈建，並也紛紛推出自家所開發的創新封裝技術方案，期能在未來的半導體霸權時代位居要角。

就技術演進概況來看，採用 2.5D/3D 封裝架構已成為必然的發展趨勢。而對於如何提升晶片接點互連密度，以及將各種不同的小晶片 (Chiplet) 進行極致的異質整合，則將會是先進封裝領域的核心技術優勢。事實上，早在 1965 年 Gordon Moore 就在自己的論文中提出預測，「事實證明，使用較小的功能模組 (單獨封裝和互連) 建構大型系統將更為經濟」。採用 2.5D/3D 的立體封裝設計，將不同電子元件堆疊、整合在一個晶片中，可解決空間限制問題，有效改善功耗及效能、並大幅縮小晶片體積。然而，此多維封裝架構的技術優勢，本質上還是在於使接點密度提升，若能有效提高晶片互連的接點密度，將能在維持相同運算效能的前提下，進一步減少晶片堆疊層數，並降低耗電量及封裝成本。因此，可以清楚預見，超高 I/O 數的晶片互連技術未來必然將成為先進封裝領域的決勝關鍵。

閎康科技研發中心處長 陳弘仁 2022/07/15

3D IC封裝：超高密度銅-銅異質接合

陳智 教授

博士生：劉紘哲

國立陽明交通大學 材料科學與工程學系

-

根據摩爾定律預測，每 18 個月晶片內部單位面積的電晶體數量將會翻倍成長，此預測在 2020 年已達到 5 奈米節點量產，接著需要開發 3 奈米節點的量產製程，其生產成本大幅提高，有專家因此預測摩爾定律往後將受到物理極限限制，或因成本考量而難以延續。

有許多研究者提出了新的解決方案，利用其他技術來提升晶片效能，並將之後稱為「後摩爾時代」，其中最引人矚目的方案為異質整合 (Heterogenous Integration) 與小晶片 (Chiplet) 技術。異質整合技術為將不同的功能晶片利用 2.5D/3D 封裝技術整合在一起，獲得多功能晶片；而小晶片技術為將相同功能或將大晶片拆成小晶片個別提升效能後，再利用封裝技術整合在一起，圖一為專家預期利用不同封裝技術可以使晶片效能提升的排名[1]。這兩個解決方案的關鍵為先進封裝 (Advanced Package) 技術，因此需要專家與廠商針對 2.5D 與 3D 封裝技術投入大量心力。

圖一　晶片性能表與接點密度先進封裝排名表[1]

封裝技術的演進最早為打線接合 (Wirebond)，由於其接點僅能以周列形式排列在晶片周圍，無法有效提高接點的 I/O 數量，因此 IBM 提出了覆晶接合 (Flip Chip)，利用銲錫微凸塊 (Solder Bump) 當作接點將晶片與晶片接合在一起，接點為陣列式排列，可以分布於整個晶片上，並且將銲錫凸塊尺寸微縮，即可以非常有效的提高接點 I/O 數量。

覆晶銲錫接合過程如圖二所示，接合時利用無鉛銲錫與銅的低熔點特性，使接點在約 230 ℃ 下形成穩定接點，接著再將底部填充劑 (Underfill) 填滿接點之間的間隙，提高接點機械性質。當接點間距 (Pitch) 微縮至 10 微米左右時，將會出現許多問題，例如：接點越小銲錫球尺寸也會縮小，容易將銲錫球完全反應形成介金屬化合物 (Intermetallic Compound, IMC) 接點，IMC 接點的機械性質與導電性值皆會大幅降低。若接點間隙過小，迴焊過程 (Reflow Process) 中兩相鄰銲錫球容易碰觸在一起，形成橋接失效 (Bridge Failure) 而導致晶片失效，且間距越小，填充底部的填充劑將會更加困難。即使能夠微縮，焊錫與IMC的電阻率大約是銅的十倍，因此也不合適用於高性能元件封裝。

圖二　覆晶接合流程圖 (a)未接合試片樣子 (b) 接點迴焊後樣子 (c)底部填充劑填充過程 (d)填充完成後接點圖[1]

因此有學者提出利用銅-銅異質接合 (Cu-Cu Hybrid Bonding) 技術，將金屬接點鑲嵌在介電材料 (Dielectric Material) 之間，並同時利用熱處理接合兩種材料，利用銅金屬在固態時的原子擴散來達到接合，故不會有 Bridging 問題。銅製程是半導體業非常成熟的技術，銅-銅接點的間距可以微縮到 1 微米以下，因此在 1x1cm² 的晶片內，能夠製作出超過一百萬的接點，因此金屬的直接接合變得非常重要。圖三是各種封裝技術在 1x1cm² 的晶片內能達到的接點數量[2]。

異質接合相較覆晶技術有三大優勢，第一為可以達到超細間距與超小接點尺寸，故可以達到超高 I/O 數目；第二，由介電材料接合取代底部填充劑可以省去填充成本；第三，覆晶技術中，銲錫球會讓晶片與基板或晶片中存在約 10 至 30 微米的厚度，異質接合則幾乎沒有厚度，未來發展的 3D 封裝技術需要堆疊非常多層晶片，因此利用異質接合可以大幅減少總體厚度。最早由 Ziptronix 公司 (今 Xperi) 實現低溫直接接合接點 (Direct Bond Interconnection, DBI) 的可行性[3]，其接合步驟如圖四所示。

首先，準備好晶片具有 SiO2 (介電材料) 與銅 (接點金屬)，此時銅部分將會有點略低於介電材料厚度，利用電漿 (Plasma) 做表面活化處理，將晶片面對面在室溫下進行對位接合，由於凡德瓦力作用已具有一定的接合強度，接著在 100℃ 下持溫讓 SiO2 與 SiO2 之間進行縮合反應，形成強力共價鍵提高接合強度。接著再將溫度提高到 300℃ 至 400℃ 持溫，此時由於銅金屬的熱膨脹系數較 SiO2 來的大，銅表面將會碰觸在一起，並自然受到一壓應力，促使銅接點進行擴散接合。 根據研究學者指出，欲達到低溫接合，介電材料層與金屬層在經過化學拋光研磨後造成的高度差異將會是關鍵，研磨液與研磨參數的選擇是導致不同厚度的主因，厚度差越小，便可於較低溫度使銅表面接觸並開始進行接合。

圖四　異質接合流程圖 (a) 試片未接合樣貌 (b) 介電材料接合步驟 (c) 提高溫度銅接點接合過程 (d) 高溫時接點內部應力分布狀態[3]

2016 年由 Sony 公司首先將異質接合技術應用在 Samsung Galaxy S7 的背照式 CMOS 影像偵測器 (Backside-illuminated CMOS Image Sensor, BI-CIS) 中，大幅提高了鏡頭解析度，圖五呈現出其橫截面[4,5]。TSMC 則將此技術應用在系統整合晶片(System on Integrated Chip, SoIC)，圖六呈現了 TSMC 目前研發 SoIC 的示意圖[6,7]，由圖 (b) 可以發現在高頻率下異質接合的 Insertion Loss 表現大幅優於傳統覆晶銲錫接合，且接點數目可以由提升 10 倍至大於 1,000 倍以上，TSMC 竹南廠也將全力投入 3D-IC Heterogeneous Integration。

圖五　Sony 用於 Samsung Galaxy S7 鏡頭 BI-CIS 利用異質接合接點橫截面[4,5]

圖六　TSMC 系統整合晶片 SoIC 示意圖[6,7]

圖七則呈現了 Intel 的異質接合研究成果[8]，與覆晶接合技術相比，接點數目由每平方毫米 400 個提升至 10,000 個，未來持續將間隙縮小至 1 微米時，接點數目可達百萬個。AMD 在 2021 年底介紹他們在 Server Processor 已經採用 TSMC 的 Cu/Oxide Hybrid Bonding 高密度封裝技術，在 2022 年初亦宣布在高階筆電的 Processer, Ryzen 7 5800X3D 也採用了 Hybrid Bonding 技術，將 7nm SRAM 疊接在 7nm Processor。比起使用銲錫 Microbumps，Cu Hybrid Bonding 能提升 200 倍的接點密度，而且每個訊號傳遞所需的能量降低至三分之一以下，非常令人驚艷。

圖七　Intel 異質接合接點與微凸塊銲錫接點橫截面比較圖

Hybrid Bonding 技術逐漸受到國際大廠的重視並列入 Roadmap 當中，除了上述例子之外，還有許多廠商如 IMEC, GlobalFoundries, Leti 等皆投入研究，其重要性不言而喻。

目前異質接合若要用於大量生產，需要晶圓對晶圓 (wafer to wafer, W2W) 對接之後再切削成小塊，但 W2W 對於上下晶片的大小限制須為一樣大小，否則將有區域浪費。近年來，有學者透過各種方法希望將接合溫度與時間進一步降低，經過優化後的接合條件將有利於晶片對晶圓 (Chip to Wafer, C2W) 或是晶片對晶片 (Chip to Chip, C2C) 的大量生產。現階段研究以 SiO₂ 為介電材料接合最為成熟，利用電漿的幫助即可達到低溫接合，其他種的介電材料如 SiCN、高分子等材料，皆有學者在研究當中。亦有各大學者針對銅接點的接合機制與如何降低接合溫度進行廣泛研究，由於銅最大優點為相較其他金屬材料便宜，並且具有良好的導電性、導熱性與抗電遷移特性，未來必將成為重要的接點材料。但銅在高溫下容易被氧化，表面具有氧化銅對於形成穩固的接點非常不利，目前一般的銅需要在適當真空 300℃ 至 400℃ 的環境中或是超高真空利用表面活化才能穩固接合，研究快速的銅銅直接接合接點對於大量生產非常重要。

目前銅接點最好用的方法為熱壓接合法 (Thermal Compression Bonding)，為了達到低溫接合，學者研究出了以下幾種方法，第一種為接合前在銅接點表面鍍上一鈍化層 (Passivation Layer)，防止銅氧化物生成來達到低溫接合，常用的鈍化金屬有銀[9]、金[10]與鉑[11]等。另一種方式為改善接合表面擴散係數來達成低溫接合。

2012 年本研究團隊發現以直流電鍍方式可以製備出奈米雙晶銅[12]，透過儀器分析其表面具有高度 (111) 的優選方向，在 2014 年報導利用高度 (111) 的優選表面在 150℃ 持溫 60 分鐘即可完成接合[13]。經過進一步的研究發現，具備高優選 (111) 表面的銅可以大幅提升表面的擴散係數，使銅接點可以在低溫或短時間內將界面孔洞消除形成穩固的銅接點；並且由氧化實驗中發現，表面為 (111) 方向時表面氧化物會較其它晶面少[14]，其原因為在面心立方堆積結構中，(111) 晶粒表面有最少的斷鍵，較不易生成氧化物。在 2019 年進一步將奈米雙晶結構備製成銅凸塊，並在 300℃、壓力 90MPa 條件下只需要 10 秒即可以完成接點的接合，並且獲得可靠的接點強度[15]，將其稱為瞬時接合 (Instant Bonding)。此接合條件雖然溫度仍有點高，但可以在 10 秒內完成一個晶片的預接合對於未來 C2W 或是 C2C 接合將會有非常大的幫助，可以大幅減少接合成本。2021 年本研究團隊也成功完成奈米雙晶銅/SiO₂ 的異質接合[16]，溫度控制在 200 ℃ 即可以完成接合。

本研究團隊將熱壓接合分成以下四階段，每一階段以孔洞的變化與銅接點微結構來區分，圖八為四個階段的流程圖。

圖八　接合步驟流程圖

第一個階段為「塑性形變」主導範圍，初期銅接點表面有非常多的凹凸處，接觸面積少，故施予的下壓力非常容易超過金屬的降伏強度 (Yield Strength)，這些區域會在短時間內因塑性形變縮小接點間的間隙，此時接觸部分應該會介於晶界與表面之間的一種狀態，我們將之稱為類晶界 (Quasi Grain Boundary)，未接觸的部分則會呈現不規則形狀的孔洞。

第二階段為由「潛變」主導的階段，接合比例隨著塑性形變發生而降低，其壓應力會降至降伏強度以下，此時雖然低於降伏強度但是材料仍處於一個下壓力，將導致接點的接合處與孔洞處產生應力梯度 (Stress Gradient)，此應力梯度會讓銅原子擴散並持續縮小孔洞大小，且表面銅原子與對面銅原子會開始形成金屬鍵，讓類晶界慢慢轉變成為界面晶界 (Interfacial Grain Boundary)。2021 年本團隊建置一個擴散模型，計算出了此階段接合時間 (t_bonding) 如式子 1 [17]，由式子 1 可以知道接合時間與表面粗糙度 (Rq)、接合溫度、下壓力及有效擴散係數 (D_eff) 有關係。由於接合機制在初期階段是由表面擴散主導、而後期則轉變成晶界擴散主導，此將使得有效擴散係數的數值大小界於表面擴散係數與晶界擴散係數之間。此外，當接合比例越來越大、或是轉變成晶界擴散時，潛變形變速率將會大幅降低，且經過此階段後，界面也將殘留大小不一的孔洞。

接著進入第三階段「孔洞熟化」(Void Ripening) 階段，於此階段開始出現較大孔洞成長與較小孔洞縮小的現象，原因是此階段的孔洞為了降低整體能量，小孔洞具有較大的吉布斯自由能 (Gibbs free energy) 而較不穩定，空孔會由小孔洞沿著界面晶界往大孔洞移動，導致孔洞熟化現象發生，使平均孔洞尺寸變大[18]。

最後一階段為「界面消除」階段，界面晶界受到晶粒成長影響而被消除掉，孔洞會被留在晶粒內部，空孔擴散的路徑會由晶界擴散改變成晶格擴散 (Lattice Diffusion)，致使空孔的擴散速度大幅下降，此時孔洞的大小將難以改變，其平均尺寸將不會有太大的變化。

接合後對於接點的分析非常重要，目前常見的非破壞分析方式為使用超音波掃描顯微鏡 (Scanning Acoustic Microscope, SAM) 來確認接合是否成功，藉由超音波穿透接合試片檢查接點是否存在間隙，若有間隙存在則為接合失敗區域，可再考慮以超高解析度 3D X-Ray 顯微鏡來進一步接點觀察。以上兩種分析方法，其影像解析度僅能達到數十微米至 1 微米左右。然而，在利用破壞性分析手法 (聚焦離子束) 初步觀察後可以確認，實際接合界面會存在數十奈米的小孔洞，欲單純採用非破壞性的分析方式，實難以觀測到所有的界面孔洞。因此，目前對於接合面孔洞檢測作法大多是採用破壞性分析。然而，此針對接點橫切面進行電子顯微鏡影像分析之作法仍有不足之處，其能夠觀測到界面孔洞數量非常有限，無法真實呈現接合處的孔隙結果。

本團隊與閎康科技 (Materials Analysis Technology Inc., MA-tek) 共同研發出新的銅接點界面觀測方式，其中一種為使用穿透式電子顯微鏡 (TEM) 薄片備製方法，如圖九所示，稱之為 Plan-view Type。此作法首先將接合界面完整地挖出，整個薄片皆為接合界面，再利用電子顯微鏡觀測及拍攝接合界面的俯視圖，並測量統計界面孔洞的數量與大小。圖十所示之影像範例是以 Plan-view Type 分析接合界面的實際結果。相比於一般橫截面 (Cross-sectional Type) 作法，Plan-view Type 不僅可藉由觀察界面俯視圖，在小範圍內觀測到更大量的孔洞，並且能分析的孔洞尺寸範圍也更大，約落在 10 至 100 奈米之間，此對於孔洞的研究幫助非常大。

圖九　銅接點利用穿透式電子顯微鏡薄片備製方式觀測孔洞兩種方式

圖十　相同條件銅接點利用穿透式電子顯微鏡薄片備製方式觀測孔洞兩種方式區別

第二種方法為使用聚焦式離子顯微鏡系統搭配高解析度掃描式電子顯微鏡來觀測孔洞，我們稱之為 Cut and View，分析作法如圖十一所示。此方法較適合分析接合界面孔洞尺寸稍大 (至少大於 70 奈米) 的試片。隨著離子束切削時掃描式電子顯微鏡持續拍攝，可以每隔一小段距離就拍攝一張照片，將所有照片製作成疊圖後，即可以確認所有孔洞的數量與大小。以上兩種分析方法在未來皆非常的重要，目前異質接合的接點尺寸可以小於 1 微米以下，因此對於接點的分析通常需要借助電子顯微鏡的幫助，而上述分析方式將可以有效地觀察銅接點內部孔洞。

圖十一　Cut and view 分析方式示意圖

銅-銅異質接合技術可實現超高封裝密度，並提供優異的導電與導熱性質，預期在近年內它將會被大量地應用於高速計算元件中 (High Performance Computing)。然而，此技術製程良率仍有待提升，並且其在結構可靠度方面，例如電遷移、溫度循環測試等的相關研究資料也還不多，需要業界與學界共同投入更多的資源來加速發展。

Reference:

[1] Lau, J. H. (2022). Recent advances and trends in advanced packaging. IEEE Transactions on Components, Packaging and Manufacturing Technology, 12(2), 228-252.

[2] King-Ning Tu, Chih Chen, Hung-Ming Chen, Electronic Packaging Science and Engineering, Wiley,2021.

[3] Q. Tong, G. Fountain, and P. Enquist, “Method for low temperature bonding and bonded structure,” U.S. Patent 6 902 987, B1, Feb. 16, 2000.

[4] Y. Kagawa et al., “An advanced CuCu hybrid bonding for novel stacked CMOS image sensor,” in Proc. IEEE 2^nd Electron Devices Technol. Manuf. Conf. (EDTM), Mar. 2018, pp. 1–3.

[5] G. Gao et al., “Die to wafer stacking with low temperature hybrid bonding,” in Proc. IEEE 70th Electron. Compon. Technol. Conf. (ECTC), Jun. 2020, pp. 589–594.

[6] M. F. Chen et al., “SoIC for low-temperature, multi-layer 3D memory integration,” in Proc. IEEE 70th Electron. Compon. Technol. Conf. (ECTC), Jun. 2020, pp. 855–860.

[7] M.-F. Chen, F.-C. Chen, W.-C. Chiou, and D. C. H. Yu, “System on integrated chips (SoIC(TM) for 3D heterogeneous integration,” in Proc. IEEE 69th Electron. Compon. Technol. Conf. (ECTC), May 2019, pp. 594–599.

[8] R. Mahajan and S. Sane, “Advanced packaging technologies for heterogeneous integration,” in Proc. IEEE Hot Chip Conf., Aug. 2021, pp. 1–44.

[9] Chou, Tzu-Chieh, et al. "Electrical and reliability investigation of Cu-to-Cu bonding with silver passivation layer in 3-D integration." IEEE Transactions on Components, Packaging and Manufacturing Technology 11.1 (2020): 36-42.

[10] Wu, Yu-Ting, and Chih Chen. "Low temperature Cu-to-Cu bonding in non-vacuum atmosphere with thin gold capping on highly (111) oriented nanotwinned copper." Journal of Electronic Materials 49.1 (2020): 13-17.

[11] Liu, Demin, et al. "Investigation of low-temperature Cu–Cu direct bonding with Pt passivation layer in 3-D integration." IEEE Transactions on Components, Packaging and Manufacturing Technology 11.4 (2021): 573-578.

[12] Liu, Tao-Chi, et al. "Fabrication and characterization of (111)-oriented and nanotwinned Cu by DC electrodeposition." Crystal Growth & Design 12.10 (2012): 5012-5016.

[13] Liu, Chien-Min, et al. "Low-temperature direct copper-to-copper bonding enabled by creep on (111) surfaces of nanotwinned Cu." Scientific reports 5.1 (2015): 1-11.

[14] Tseng, Chih-Han, King-Ning Tu, and Chih Chen. "Comparison of oxidation in uni-directionally and randomly oriented Cu films for low temperature Cu-to-Cu direct bonding." Scientific reports 8.1 (2018): 1-7.

[15] Shie, Kai Cheng, Jing-Ye Juang, and Chih Chen. "Instant Cu-to-Cu direct bonding enabled by< 111>-oriented nanotwinned Cu bumps." Japanese Journal of Applied Physics 59.SB (2019): SBBA03.

[16] Ong, Jia-Juen, et al. "Low-Temperature Cu/SiO2 Hybrid Bonding with Low Contact Resistance Using (111)-Oriented Cu Surfaces." Materials 15.5 (2022): 1888.

[17] Shie, Kai-Cheng, et al. "A kinetic model of copper-to-copper direct bonding under thermal compression." Journal of Materials Research and Technology 15 (2021): 2332-2344.

[18] Liu, Hung-Che, et al. "Interfacial void ripening in CuCu joints." Materials Characterization 181 (2021): 111459.

最近幾年，半導體封裝產業正發生典範轉移 (Paradigm Shift)，其技術演化趨勢正從傳統的 PCB 朝向 IC 製程靠近。許多新型態的先進封裝架構與設計概念，例如異質晶片整合、三維晶片堆疊 (3D IC)、扇出型晶圓級封裝 (FOWLP)、小晶片 (Chiplet) 模組化架構等創新技術皆快速發展，齊為全球半導體市場的成長挹注強大動能。事實上，許多新興產業應用例如 AI 人工智慧、5G 通訊、自動駕駛、元宇宙等相繼堀起，其皆必須使用到高速運算、高速傳輸、低耗電、及低延遲的先進晶片來進行大量資料處理，而原先傳統的 2D 封裝晶片因可整合的元件功能有限，已經無法達到未來市場應用需求，於是晶片廠商逐漸轉向封裝領域尋找創新的解決方案。

就先進封裝領域的發展現況，業界公認最有機會實現超越摩爾定律 (More than Moore) 的兩大技術主軸，分別是採用 2.5D/3D 立體堆疊的「異質整合 (HIDAS)」封裝、以及藉由矽中介層 (Silicon Interposer) 互連的「小晶片 (Chiplet) 模組化」架構。

所謂的異質整合，廣義來說就是將兩種以上不同功能的晶片，透過 2.5D/3D 晶片堆疊的封裝製程整合在一起。

例如記憶體與邏輯晶片、光電及電子元件、或感測器與讀取電路等，異質整合封裝已被視為是下一個延續半導體產業發展的動能，其可藉由多維度空間及多晶片互連的本質優勢，來實現高效能、小體積、低耗電、及低成本等封裝整合目標。而 2.5D 封裝的基本概念，是利用矽晶圓製作的一片矽中介板，將數個功能不同的晶片以並排或堆疊方式放在該板子上，相互連接後形成一特定的功能模塊，之後再將一個或數個不同的功能模塊，與一片 PCB 基板封裝在一起。該矽中介板通常具有矽穿孔 (TSV) 結構，可提供微小間距的正反面接點訊號連結。而晶片與矽中介板、及矽中介板與 PCB 基板之間，則分別以微凸塊 (Micro Bumps) 及焊錫凸塊 (Solder Bumps) 相互連接。透過矽中介板的微細間距連結及功能模塊相互整合，可將多個不同功能的晶片封裝成單一個具有更高效能之晶片，藉以實現晶片、晶片與封裝基板之間更緊密的互連，並改善封裝成本及尺寸。

目前較為人熟知的 2.5D 封裝技術，是 TSMC 發展多年的 CoWoS (Chip On Wafer On Substrate) 架構。該封裝架構是將處理器或是記憶體等多顆晶片，先透過 CoW (Chip on Wafer) 製程整合在一具有矽中介板結構的矽晶圓上，再將該晶圓切割後，以取下的 CoW 晶片再與另一基板連接，進一步封裝成 CoWoS 晶片。應用此封裝技術，可使晶片達到小體積、低功耗、及引腳少等優點，TSMC 曾於 2016 年時，以此技術擊敗當時競爭對手 Samsung，取得 Apple iPhone 7/7Plus 手機的 A10 處理器訂單、並穩定大量生產，首度向外界展示了其在先進封裝領域的技術實力。

除了 CoWoS 之外，扇出型晶圓級封裝 (FOWLP; Fan-Out Wafer Level Packaging) 也是 2.5D 封裝的主流技術之一。

經過多年的研發布局，包括 TSMC、Infineon、Freescale、及 ASE 等知名大廠，都已建立自家的 FOWLP 封裝技術。FOWLP 技術原是由德國 Infineon 所開發，其可在相同封裝尺寸的條件下，讓重分佈層 (RDL, Redistribution Layer) 範圍更廣、引腳數更多、整合更多功能，並且最重要的是，該技術無需使用封裝載板 (不用打線或焊錫凸塊)。目前 FOWLP 主要應用在無線通訊裝置、汽車、以及智慧型手機等多元領域，其能取代成本較高的 TSV 製程，提供先進晶片所需要之高密度訊號接點，藉此降低約 30% 製程成本，同時也讓晶片更薄。FOWLP 封裝技術可以依客戶需求，衍生出多種變化，具有高度的市場發展性。根據研究機構預測，未來每支智慧手機中使用 FOWLP 技術的晶片將超過 10 顆，所生產的晶片數量成長率可達 32%。另外，FOWLP 的應用市場在 2020 至 2026 年間複合成長率 CAGR 將會達到 15.1%，而至 2026 年底時，其市場規模則會增加至 34.25 億美元。

3D 封裝技術目前大多應用於提升 HPC 晶片的運算效能，其常見於高頻寬記憶體 (HBM) 與 CPU、GPU、FPGA、或 NPU 等處理器彼此間的晶片整合。3D 封裝通常是藉由 TSV 互連技術將所有晶片垂直疊合在一起，藉以減小彼此間的傳輸路徑，提高整體晶片的運算速度及能力。目前在 3D 封裝領域的發展，除了原有之封測廠例如 ASE、Powertech、Amkor 等之外，許多半導體公司包括 TSMC、Intel、Samsung、Micron 等，也都積極投入開發，競相爭取產業領先地位。目前較知名的 3D 封裝技術，例如 TSMC 所提出的 SoIC 整合封裝架構，其主要利用 W2W 及 C2W 的混合鍵合技術，來實現 10um 以下 I/O 節點互連、減少寄生效應、並使晶片更薄等封裝功效。另外，Samsung 於 2020 年 8 月時也推出了名為 X-Cube 的 3D 封裝技術，藉由該技術可將 4 顆 SRAM 堆疊在邏輯核心運算晶片上，並透過 TSV 結構進行連接。X-Cube 封裝已成功應用於 7nm EUV 製程，並在次世代 5nm 製程進行驗證，未來應用將鎖定在 HPC、5G、AI 等高階領域。

在先進封裝技術的發展上，Intel的布局也不惶多讓，其於2018年12月推出名為Foveros的3D邏輯晶片封裝技術。該封裝架構是透過TSV與Micro Bumps，將不同的晶片以Face-to-Face方式堆疊並連接起來。目前Foveros技術能使凸點間距達到50um，而未來則有望將間距縮減到10um，從而使凸點數量達到每平方毫米10,000個。如此高密度的接點，將可使多晶片整合時無須再考慮Fan-in和Fan-out結構設計。此外，Foveros封裝也同時具有高度的可擴展性，其融合了自家2D/3D封裝的兩大核心技術ODI和CO-EMIB，可使所有封裝整合的小晶片之間，彼此實現全方位的訊號互連。

關於 Chiplet 的模組化封裝架構，簡單來說就是將多個較小的同質或異質晶片，整合組成單一個大晶片。

其作法是將原來設計在同一個 SoC 晶片中的電路元件，分拆成許多不同區塊的小晶片，每個小晶片先分開製造之後，再藉由先進封裝製程整合在一起。傳統 SoC 系統單晶片是將所有的元件設計都放在單一顆裸晶上，因此功能愈多晶片的尺寸會愈大。採用 Chiplet 封裝架構，可將大尺寸的多核心設計分散到個別的小晶片上，如此不僅能提升晶片在功能整合設計上的靈活性，也能夠獲得更好的製程良率、更低的成本優勢，並減少所需設計時程、加快產品上市時間。 

Chiplet 的封裝架構最早是由 Intel 和 AMD 公司所提出，它的概念類似於樂高積木的基礎模塊，具有很好的通用性，可以將各小晶片靈活組建成不同的 IP 模型。因此，若該封裝架構有產業標準化的互連通訊規範，將可在設計高階 SoC 晶片時，直接以 IC 設計公司所提供的 Chiplet 晶片 IP 模組來進行組合設計與製造。目前 Chiplet 封裝技術的開發仍處於早期階段，有鑑於其未來應用市場的無限可能，2022 年 3 月時 Intel 聯合了包括 ASE、AMD、ARM、Google Cloud、Meta、Microsoft、Qualcomm、Samsung 與 TSMC 等多家公司，宣布共同成立一個 Chiplet 產業聯盟，並制訂小晶片之間通用組件的互連傳輸標準 UCIe (Universal Chiplet Interconnect Express)，藉以加速建立一個開放式的全球 Chiplet 封裝生態系統。未來所有 IC 設計或 Fabless 半導體公司將可透過此系統管道，相互採購各家不同的 IP 模組晶片，來便利地設計組建任何所需之客製化 SoC 晶片。

過去 IC 的發展以增加電晶體數量及整合更多元件組合成 SoC 的方式，持續改善晶片的尺寸及性能。而隨著半導體線寬縮微已逼近物理極限、莫爾定律發展難以為繼，全球晶圓代工大廠的發展重心逐漸從過去追求更先進的晶圓製程，轉向於封裝技術之創新。由目前產業發展趨勢可以預見，未來 2.5D/3D 異質整合的先進封裝方案，將會採用 Chiplet 模組化架構，以各種不同功能的標準化 SoC 為基礎，透過封裝整合形成更高性能的 SoC-SoC 晶片。而傳統以基板或者導線連接的製程作法，也將演進為晶圓級封裝應用的 Micro Bumps、或金屬對金屬之直接互連技術。隨著先進封裝所帶來的半導體產業變革，其將會為所有新興科技的應用發展，迎來更多的想像空間。

本篇文章針對先進封裝應用中最具優勢的製程技術「銅-銅接點互連」進行全面性介紹。陳智教授 1999 年自美國加州大學洛杉磯分校 UCLA 材料系取得博士學位後，便一直於陽明交通大學材料系任教及研究，目前擔任系主任職務。陳教授是學術界發現 (111) 奈米雙晶銅的先驅，其研究成果於 2012 年發表在頂級期刊科學雜誌 (SCIENCE)。而隨後他也將該成果技轉給國內廠商、並成功量產，實質幫助台灣本土公司進入電鍍銅添加劑市場。陳老師多年來對於學研領域有相當卓越之貢獻，屢獲國內外多項大獎的肯定，同時他也於 2020 年獲選為國際先進材料學會 (IAAM) 的會士。閎康科技非常榮幸今年度可以和陳教授攜手進行產學合作，提供該團隊在低溫銅-銅接點製程研究上所需之完整分析服務。閎康科技擁有完備的檢測設備與專業技術經驗，能全面滿足電子材料、製程及封裝方面之各種分析檢測需求。