ムーアの法則は、集積回路上のトランジスタの数が同じ面積で18ヶ月ごとに倍増し、チップの性能が向上し続けると予測するものです。60年近く半導体産業をリードしてきたこの法則も次第に限界を迎えつつあり、大手各社は新たな解決策を見出そうとしています。トランジスタのサイズを小さくすることはできなくても、システムインテグレーションによって半導体回路を積層してチップ全体の性能向上を実現することができます。その技術の鍵は、ムーアの法則を継続させるための「パッケージング」という「ヘテロジニアスインテグレーション」ソリューションにあります。先端パッケージングの最大の利点は、異なるダイ間の金属接続間の距離が大幅に短縮されることで、伝送速度が大幅に向上し、送信時の消費電力も削減することです。
現在、すべてのファウンドリー、パッケージングおよびテストハウスが独自の先端パッケージング技術を開発しています。その中でもIntelとTSMCは最も積極的に投資を行っており、両社の設備投資額は業界全体の55%を占めており、その技術も最も進んでいます。
|
|
TSMCの先端パッケージング技術は、2D InFO (ファンアウトパッケージング)、2.5D CoWoS (Chip on Wafer on Substrate)、および3D SoIC に分類できます。その中で、InFO技術は最も成熟していて安価で、先端パッケージング生産能力（年間8万～10万個）の約70～80％を占め、AppleのAシリーズやMシリーズのチップに広く使われています。近年のAIチップの巨大な需要傾向により、先端パッケージングCoWoSの生産能力に対する需要がさらに刺激され、半導体業界では比較的軽視されてきた「テスト」業界にも新たな注目が集まりました。MA-tekはこのような業界のトレンドに対応し続けており、先端パッケージングの故障解析において豊富な経験を有しています。以下にその主なアプリケーションツールと技術を紹介します。
|
|
|
2D X-ray |
金属ターゲットへの高エネルギー衝撃によって放出されるX線には透過性があり、先端パッケージ内のはんだに空隙や、HIP(Head in pillow, 枕不良)があるかどうかを画像観察して判断することができます。また、パッケージ内に断線やバーンインがあるかどうかを迅速に確認するためにも使用できます。
|
|
|
SAT |
SATはCSAMとも呼ばれ、異なる密度の材料における超音波の反射率と反射エネルギーの違いに基づいて画像を形成します。超音波の透過率に応じて周波数の異なるプローブを選択することで、先端パッケージ内部の界面剥離、ボイド、クラックなどの異常がないかどうかを検出します。
|
図3 SATによるパッケージ内部の欠陥の発確認 |
|
3D x-ray |
3D X-rayが役立つのはどのような場合でしょうか? 不良サンプルが1つしかなく、直接破壊分析ができない場合、異常部位を非破壊で超高解像度の観察ができる3D X-rayをお勧めします。MA-tekはZEISS Xradia 520および620 Versa高解像度3D X-rayを保有しています。その原理は次のとおりです。高エネルギーの電子を金属ターゲット（W）に当て、短波長で高エネルギーの透過性の高いX線を発生させ、測定対象物を透過して回折波を発生させます。検出器で受光後、シンチレーターによって可視画像に変換されます。ステージ上で試料を360°回転させて空間内のさまざまな方向の2次元X線断層像を取得し、コンピュータ計算と組み合わせて3D X-ray断層画像を生成します。3D X-rayの解像度はピクセルサイズに依存します。ピクセルサイズが小さいほど解像度は高くなります。この装置の空間分解能の限界は0.5μmで、装置には自動調整可能な12種類の標準フィルターが搭載され、検出器には4種類のレンズ(0.4X，4X，20X，40X)が用意されています。
|
図4 3D X-rayのハードウェアアーキテクチャ |
先端パッケージング構造は比較的複雑です。電気的解析によって不良サンプルの異常範囲を絞り込むことができれば、3D X-rayにより、より優れたスキャン解像度で欠陥を明らかにすることができます。以下はCoWoSサンプルのスキャン例です。図5(a) はTSVの異常変位、図5(b)はインターポーザの層間剥離、図5(c)はu-Bump接合部の明らかな異常です。
|
図5 CoWoSパッケージ構造の模式図[3]と一般的な欠陥の種類 |
|
TDR |
時間領域反射率測定法（Time Domain Reflectometry，TDR）は、伝送線路や伝送媒体における信号の反射や減衰を測定するために、一般的に使用されているネットワーク解析技術です。先進的な製造プロセスにおいて、TDR技術は故障解析、特に半導体製造やテストプロセス、電子機器の保守やトラブルシューティングにおいて、ウェハ側とパッケージ側のどちらに異常が発生しているかを迅速かつ容易に識別できるため、先端パッケージのトラブルシューティングにおいて重要な役割を果たしています。
TDR技術は、放射された短パルス信号をパッケージやウェハ内部の接続部などの被測定線路に沿って伝送し、信号の反射時間と強度を測定することで、回路の断線を高速かつ正確に検出する技術です。伝送線路に異常がない場合、TDR測定による反射信号は典型的な波形を示しますが、伝送線路に断線があると、反射信号の強度が急に弱くなったり、消失したり、反射信号の時間遅れが予想と異なるなど、反射信号に異常が生じます。良品・不良品や基板の解析を通じて、回路断線の位置がパッケージ内のウェハなのか、パッケージそのものなのか、さらにはパッケージ内のどの構造に異常があるのか、例えばu-Bump、TSV、C4バンプ構造、インターフェースなどの先端パッケージで最もよく見られる問題などを正確に特定することができます。
|
図6 良品、不良品、基板のTDR波形を比較による、u-bumpのブレークポイントの可能性の確認 |
|
ロックインサーモグラフィ（Lock-in Thermography, LIT) |
ロックインサーモグラフィ（LIT）はthermal emission microscopyとしても知られ、2.5Dおよび3Dの先端パッケージの故障のホットスポットを非常に効率的かつ迅速に特定するために使用することができます。欠陥のある半導体デバイスは通常、局所的な消費電力の変化を示し、その結果、局所的な温度が上昇します。ロックインサーモグラフィで対象物表面の温度分布を検出し、考えられる欠陥や問題を特定し、位置特定の精度を向上させることで、その後の非破壊（3D X-ray）およびスライスによるパッケージ欠陥の観察を精度よく行うことができます。
LITは、高感度のInSb(インジウムアンチモン)検出器を用いて、通電状態の検査対象物の欠陥位置から発生する熱放射を検出することで、欠陥位置を特定し、さらには距離に対する熱源の深さを推定するもので、その特徴とアプリケーションの概要は次のとおりです。
- 高解像度赤外線サーモグラフィ： 高解像度赤外線サーモグラフィを搭載し、対象物表面のわずかな温度変化を詳細に捉えることができます。
- 故障検出と分析： 対象物表面の異常温度を検出することで、電子部品の過熱や機器の熱故障など、潜在的な問題を迅速に特定できます。
- 検出可能な故障メカニズム： 製品の短絡、ESD欠陥、酸化膜破壊、デバイスのラッチアップ、欠陥のあるトランジスタやダイオードに適用できます。
まとめますと、LITは、故障箇所を迅速かつ正確に特定するのに役立つ強力な熱画像分析装置です。
|
図7 LITは、開封することなく平面上の故障を検出でき、故障位置がウェハまたは基板のどの層に存在するかを特定することもできます |
|
プラズマFIB (P-FIB) |
パッケージやチップの故障解析では、初期は研磨加工が主な解析方法でしたが、接合部のギャップが10ミクロン以下になると、手作業による研磨では試料の特定位置のスライスを正確に作製することができません。現在、パッケージタイプの高度化と多様化に伴い、チップ内のI/O密度が急激に増加しており[4]、ウェハ相互接続の高密度化が2.5D/3D 3次元パッケージの開発トレンドとなっています[5]。そこで、P-FIBが先端パッケージの故障解析に使用される主要な手法の1つになりつつあります。
|
図8 各種パッケージング技術別 1x1cm^2 ウェハ内に作製可能なコンタクト数[4] |
例えば、LIT、OM、3D X-ray、SATなどで異常箇所を観察した後、P-FIBで異常箇所の断面を確認することができます。[6]
|
図9 (a) 3D X-rayで観察されたTSVの変形 (b) P-FIBによる同位置の粗化工+FIB仕上げ加工 |
DB P-FIBの加工領域は幅500μm、深さ500μmに達し、カット中にC4バンプ/インターポーザ/ u-bump /TSV/ファインピッチRDLなどの先端パッケージの構造を観察するために使用できます。 SEMを活用した加工では、カット状況を観察することで欠陥の変化を瞬時に把握できます。
|
図10 FIBによるTSVの連続カットプロセス |
|
試料調整P-Lapping |
サンプルの前処理は故障解析において重要な役割を果たし、特に先端パッケージ故障解析プロセスにおいては、解析の成功率を左右する最大の要因です。手動/自動研削、化学エッチング、その他のステップを含む準備プロセスでは、細部に至るまでオペレーターの経験と注意力が試されます。MA-tekは先端パッケージ分野で豊富な経験を持ち、成熟したサンプル前処理能力により、パッケージ内部のさまざまな欠陥の発見に成功しています。
図11 P-Lapping手研磨技術（BGA） |
図12 P-Lapping手研磨技術（InFO_oS）[7] |
|
SEM試料調製 |
電子顕微鏡観察は先端パッケージの不良解析によく使用される方法ですが、そのためのサンプル前処理は最終的な観察と分析の結果に直接影響します。ここではSEMサンプルの前処理の重要性を示すいくつかの例を紹介します。
- 汚染や不純物の除去： SEMは非常に高い分解能で試料表面を観察できるため、観察前に試料を適切に洗浄して、結果に影響を与える可能性のある不純物や装置を汚染する可能性のある液体、揮発物、埃などを除去する必要があります。
- 導電性の向上： サンプルの損傷やチャージアップによる撮影画像への影響を避けるために、SEM試料には良好な導電性が求められます。そのため、一部の非導電性材料には、SEM観察前に表面に金属コーティングやカーボン蒸着が施されます。
- 適切な固定とカット： SEMの試料台にはサイズ制限があり、現在MA-tekが使用しているモデルでは、6インチウェハまでのサンプルを保持でき、高さ制限は5 cmです。このため、場合により試料台に固定できるように試料をカットする必要があります。一般的に使用されている材料では、ウェハ、キャリアプレート、セラミック材料、金属、ガラス、ポリマー材料などをカットできます。
- 特定領域の情報取得： 観察したい特定の断面構造がある場合は、特定位置のサンプル前処理(スライス)を行う必要があります。研削や研磨、さらにはイオンビームによるスライスなどによって、1μm程度の構造まで正確にスライスし、SEM写真を撮ることができます。より小さなターゲットでは、FIBでサンプリングし、TEMで観察することもできます。
- 解像度とコントラストの向上： 適切な試料前処理は、SEMの解像度とコントラストの向上に役立ちます。より詳細な試料の情報を得るために、化学薬品による表面マイクロエッチング、イオンビームによる表面研磨または切削、プラズマクリーニングなどの形で、多くの表面処理を行います。
上記で紹介した関連として、試料の構造を保護し、研磨工程での試料の損傷を避けるために、研磨前に試料をエポキシ樹脂に埋め込むことも必要な場合があります。研磨工程では、過度のサンドペーパー粒子によるサンプルへの不要な損傷を避けるために、サンドペーパーの枚数や材質にも注意し、研磨液とフランネルで最終処理を行うことで滑らかな断面を得て、SEM撮影や異常箇所の確認を容易に行うことができます。
|
図13 研磨後のBGAパッケージ、SEMによる異常箇所の拡大観察 |
AIの波に乗って、半導体産業ではAIチップや先端パッケージの生産額が増加しており、その設計や構造の複雑さゆえに、故障解析はかつてない課題に直面しています。先端パッケージの故障解析において、この記事とリファレンスが役立つことを期待します。
Reference:
[1] Yole
[2] Fugle
[3] EETimes
[4] King-Ning Tu, Chih Chen, Hung-Ming Chen, Electronic Packaging Science and Engineering, Wiley, 2021
[5]https://www.matek.com/zh-TW/Tech_Article/detail/specialist-column/all/202207-IAR (3D IC封裝：超高密度銅-銅異質接合)
[6] https://www.matek.com/zh-TW/services/index/P-FIB
[7] https://3dfabric.tsmc.com/chinese/dedicatedFoundry/technology/InFO.htm
